En | Ru

Технический симпозиум RISC-V Moscow

20 мая 2019. Москва, отель Holiday Inn Lesnaya
при поддержке SiFive и Syntacore

Программа Регистрация

Открытый и свободный стандарт на систему команд процессоров RISC-V способен привести к революционным изменениям в мировой полупроводниковой промышленности.

20 Мая в Москве, в отеле Moscow Holiday Inn Lesnaya состоится Технический симпозиум RISC-V Moscow. Конференция проводится при поддержке компаний-основателей RISC-V Foundation – некоммерческого консорциума, который занимается развитием и продвижением стандарта: компании SiFive, основанной изобретателями архитектуры RISC-V, и компании Syntacore, ведущим разработчиком RISC-V совместимого процессорного IP.

SiFive активно продвигает RISC-V в мире и предлагает большое количество программных и аппаратный решений, которые существенно упрощают доступность custom полупроводниковых решений на основе проверенных дизайн платформ и специализированных акселераторов. В результате появляются новые решения на базе RISC-V для IoT, AI, сетевых приложений и систем хранения данных.

Syntacore, один из ведущих поставщиков RISC-V совместимых решений с дизайн-центром в Санкт-Петербурге, вносит существенный вклад в развитие технологий RISC-V, предлагая одну из самых широких на рынке линеек процессорного IP с набором команд RISC-V и соответствующие инструменты.

В ходе мероприятия будут представлены доклады ведущих специалистов отрасли, а также компаний экосистемы RISC-V и представителей академических кругов. Участники узнают о стандарте RISC-V, последних событиях экосистемы, стандартных и специализированных RISC-V ядрах и платформах, предлагаемых компаниями экосистемы, а также SaaS – подходе, который облегчает доступ к разработкам. Будут демонстрироваться коммерчески-доступные RISC-V ядра, платы и инструменты для разработчиков, платформы на базе RISC-V СнК, а также готовые продукты на базе RISC-V IP.

Симпозиум нацелен на инженеров, технических специалистов, проектировщиков систем и микросхем, научные круги и сотрудников отраслевые организаций. Участие для специалистов бесплатное (требуется предварительная регистрация на сайте).

Докладчики

Krste Asanovic

Председатель совета директоров
RISC-V Foundation,
Главный архитектор, SiFive

Alexander Redkin

Исполнительный директор
Syntacore

Jaspi Sandhu

Вице-президент по продажам
SiFive

Alexander Kamkin

Ведущий научный сотрудник
ISP RAS

Pavel Khabarov

Ведущий инженер
Syntacore

Jahoor Vohra

Старший инженер
SiFive

Ekaterina Berezina

Старший инженер
Syntacore

Felipe Torrezan

Инженер
IAR Systems

Rupert Baines

Исполнительный директор
UltraSoC

Программа симпозиума

Время Мероприятие Презентация
09:00 – 10:00 Регистрация
10:00 – 10:10 Приветствие и вступление, Jaspi Sandhu, вице-президент по продажам, SiFive PDF
10:10 – 10:50 История, текущее состояние и развитие RISC-V, Krste Asanovic, председатель RISC-V Foundation PDF
10:50 – 11:10 Профессиональные инструменты разработчика для RISC-V, Felipe Torrezan, Инженер, IAR Systems PDF
11:10 – 11:40 Революция в дизайне полупроводников, Krste Asanovic, со-основатель и главный архитектор SiFive PDF
11:40 – 12:00 Кофе-брейк
12:00 – 12:20 SCRx семейство RISC-V совместимого процессорного IP, Павел Хабаров, ведущий инженер Syntacore PDF
12:20 – 12:40 Средства аналитики, трассировки и отладки уровня СнК для проектов на основе RISC-V, Rupert Baines, CEO, UltraSoC PDF
12:40 – 13:00 MicroTESK for RISC-V: генерация тестовых программ и анализ бинарного кода, Александр Камкин, ведущий научный сотрудник, ИСП РАН PDF
13:00 – 14:00 Обед и демонстрации
14:00 – 14:20 RISC-V процессорное IP для вертикальных рынков, Jahoor Vohra, старший инженер SiFive PDF
14:20 – 14:40 Обзор состояния экосистемы программного обеспечения RISC-V, Syntacore PDF
14:40 – 15:00 Революция свободы: кастомные RISC-V СнК, Krste Asanovic, сооснователь и главный архитектор, SiFive PDF
15:00 – 15:30 О развитии RISC-V в России, Александр Редькин, исполнительный директор, Syntacore PDF
15:30 – 15:50 Кофе-брейк
15:50 – 16:15 Tutorial: дизайн ядра SiFive, Jahoor Vohra, старший инженер SiFive PDF
16:15 – 16:40 Tutorial: Использование SCR-1 - открытого RISC-V MCU ядра Syntacore, Екатерина Березина, старший HW инженер, Syntacore PDF
16:40 – 16:50 Видео: Как спроектировать свой собственный CPU
16:50 – 17:00 Закрытие конференции, Александр Редькин, Syntacore
17:00 – 18:00 Демо зона, networking

Регистрация

Регистрация на мероприятие закончена

RISC-V

RISC-V это свободный, открытый, универсальный и расширяемый стандарт на архитектуру и систему команд процессора, предназначенный для широкого круга применений. Консорциум RISC-V Foundation, некоммерческая отраслевая организация, управляет развитием и продвижением стандарта с целью сделать RISC-V стандартной универсальной архитектурой для всех классов приложений. Дополнительную информацию можно получить на сайте RISC-V Foundation:

www.riscv.org

SiFive

SiFive является ведущим провайдером готового к рынку процессорного IP, инструментов разработчика и полупроводниковых решений, основанных на открытой и свободной архитектуре RISC-V. Возглавляемая командой заслуженных руководителей полупроводниковой промышленности и изобретателями RISC-V, SiFive помогает разработчикам СнК снизить время и затраты на разработку, предлагая настраиваемые процессорные ядра на открытой архитектуре, и делая более доступными оптимизированные полупроводниковые решения позволяя разработчикам систем для всех вертикальных рынков использовать специализированные решения на основе RISC-V. Располагаясь в Кремниевой Долине, SiFive получила финансирование от Sutter Hill Ventures, Spark Capital, Osage University Partners, Chengwei, Huami, SK Hynix, Intel Capital, и Western Digital. Дополнительную информацию можно получить на сайте

www.sifive.com

Syntacore

Компания Syntacore специализируется в процессорных технологиях на основе открытого стандарта RISC-V. Ведущий поставщик совместимого процессорного IP, компания предлагает современные, высокоэффективные процессорные ядра, помогая клиентам создавать эффективные решения для IoT, систем обработки и хранения данных, встраиваемых систем, приложений машинного обучения и искусственного интеллекта. Syntacore предоставляет полный сервис по специализации ядер линейки SCRx под задачи заказчика, что позволяет значительно (до 10 раз и более) улучшить производительность и энергоэффективность для конкретных приложений.

https://syntacore.com/

Партнеры

UltraSoC

UltraSoC предлагает IP для отладки (управления выполнением, трассировки и т. д.) для сложных СнК: облегчая разработку, оптимизацию, исправление ошибок, оптимизацию энергопотребления и снижение затрат. Решения UltraSoC могут быть также использованы как на этапе дизайна, ускоряя эмуляцию и прототипирование, так и на этапе post-silicon для ускорения начальной отладки, интеграции HW/SW, а также во время применения. Решения UltraSoC полностью поддерживают RISC-V (а также другие процессоры, включая гетерогенные многоядерные системы), но позволяют производить отладку не только процессоров, но и всей СнК.

www.ultrasoc.com

IAR Systems

IAR Systems поставляет перспективные программные инструменты и сервисы для встраиваемых систем, позволяя компаниям во всем мире создавать продукты сегодняшнего дня и инновации для завтра. С 1983 года решения IAR Systems обеспечивают качество, надежность и эффективность при разработке миллионов встроенных систем. Штаб-квартира компании IAR System находится в г. Уппсала, Швеция, офисы продаж и поддержки расположены по всему миру. Дополнительную информацию можно получить на сайте:

www.iar.com